

MİKROİŞLEMCI KONTROLLU İŞARET ÜRETECİ
489.170 MEHMET ÖNDER EFE

BİTİRME ÖDEVİ
Haziran-1993

Yönetici: Prof. Dr. HAKAN KUNTMAN

İ.T.Ü. ELEKTRİK-ELEKTRONİK FAKÜLTESİ
ELEKTRONİK ve HABERLEŞME MÜHENDİSLİĞİ BÖLÜMÜ

ÖNSÖZ

Bu tezin hazırlanmasında yapıcı katkılarıyla çalışmalarına yön veren ve beni her zaman destekleyen tez danışmanım Sayın Prof.Dr. Hakan Kuntman'a,gerçekleme aşamasındaki yardımlarından dolayı çalışma arkadaşım Namık Kemal Uçkan'a,Kontrol ve Kumanda Sistemleri Anabilim Dalı'ndan Araş.Gör.Cumhur Başpınar'a teşekkürü borç bilirim.

Haziran 1993

Mehmet Önder Efe

OZET

Mikroişlemci kontrollü olarak gerçekleştirilen işaret üretici devresi kare, sinüs, üçgen biçimli işaretleri üretebilmektedir. Genliği, frekansı, dalga biçimi yazılımla kontrol edilen sistem geniş bir frekans bandında, yüksek doğrulukta frekans sentezleyebilmektedir. Sözü edilen sistem iki adet faz kilitleme çevrimi (PLL) içermektedir. Uydu PLL diyeceğimiz çevrim 0.05 Hz ile 999.95 Hz arasında 0.05 Hz hassasiyetle, ana PLL diyeceğimiz çevrim 1 KHz ile 100KHz arasında 5 Hz hassasiyetle frekans sentezi yapabilmektedir. Bu amaçla referans işareti olan 5 Hz lik kare dalga işaret mikroişlemci kartı osilatöründen bölünerek elde edilmiş ve ana PLL çevrimine uygulanmıştır.

Gerçeklenen sistemde genliğin tepe değeri 5.00 Volt'a kadar olan işaretlerin sentezi yapılabilmekte ve bu, yazılımla kontrol edilmektedir.

İÇİNDEKİLER

BÖLÜM 1. GİRİŞ

BÖLÜM 2. DONANIM YAPISI

2.1.	Sistem Blok Diyagramı.....	3
2.2.	Mikrobilgisayar Sistemi.....	4
2.2.1.	Z 80 CPU,Merkezi İşlem Birimi.....	4
2.2.2.	8255 PPI,Programlanabilir Çevre Arabirimi.....	6
2.2.3.	8253 CTC,Programlanabilir Sayıcı Zamanlayıcı...	8
2.2.4.	Kesme ve Giriş/Çıkış İşlemleri.....	12
2.2.5.	Tuş Takımı Kodlayıcı Devresi.....	15
2.2.6.	Gösterge Sistemi.....	15
2.2.7.	Sistem Osilatörü ve Reset Devreleri.....	18
2.3.	İşaret Üretici.....	19
2.3.1.	Faz Kilitleme Devreleri Prensipleri.....	23
2.3.2.	Çevrim Filtresi Seçimi ve Kararlılık Sorunu....	25
2.3.3.	Çevrim Kuvvetlendiricisi.....	33
2.3.4.	Gerilim Kontrollü Osilatör.....	36
2.3.5.	Frekans Bandının Bölmelenmesi ve Zamanlama Kapasitelerinin Hesaplanması.....	39
2.3.6.	Faz Karşılaştırma Devresinin İncelenmesi.....	41
2.3.7.	Anahtarlama ve Seviye Öteleme Devreleri.....	44
2.3.8.	Genliğin Programlanması.....	46

BÖLÜM 3. SİSTEM YAZILIMI

3.1.	Yazılımın Kullanıcıya Tanıdığı Olanaklar.....	50
------	---	----

3.2.	Bellek Yerleşim Düzeni.....	51
3.3.	İşlem Akış Diyagramı.....	51
3.4.	Sistem Yazılımı.....	52
	Ek-1.....	54
	Ek-2.....	57
	Ek-3.....	65

BÖLÜM 4. SONUÇ

KAYNAKLAR

1. GİRİŞ

İşaret üreticileri günümüzde çok yaygın bir kullanım alanına sahiptir. Haberleşme tekniğinde, telemetride, süreç kontrolunda ve laboratuvar çalışmalarında sıkça rastladığımız işaret üretici devreleri bu tez kapsamında uygulamalı olarak ele alınacaktır.

Bir işaret üreticinden, çalışma frekans bandının geniş olması, işaret genliğinin ve frekansının istenen değere ayarlanabilmesi, distorsiyonlarının az olması, hassasiyetinin yeteri kadar iyi olması ve farklı dalga biçimlerini oluşturabilmesi istenir. Burada çoğunlukla kullanılan iki yöntem tanıtılacaktır.

İlki, çıkışta oluşması istenen işaretin bir periyotluk örnek değerlerini bir belleğe aktarmak ve bu belleği sürekli olarak adres hatlarından tarayarak çıkışından alınan ikili verileri bir Sayısal/Analog çevirici yoluyla bir analog değişime dönüştürmektir. Bu yöntemde kuantalama gürültüsünün az olması için çok sayıda örnek değere ihtiyaç vardır. Böylelikle işaret orijinaline yaklaşacaktır. Ancak bu işlem işaret periyodunu büyüteceğinden erişilebilecek maksimum frekans düşecektir. Bunu önlemek amacıyla hızlı bellekler kullanmak gerekecektir ki bu durumda da maliyet çok artacaktır. Yöntemin birçok dezavantajı olduğundan uygulamada bu yol izlenmemiştir.

İkinci yöntemde ise işaret bir faz kilitleme çevrimi içinde üretilmektedir. Referans işareti mikrobilgisayar sistemi kristalli osilatöründen elde edilmiş olup çıkış işareti de bu osilatör doğruluğunda olmaktadır. İlk yöntemin aksine, burada işaret bir gerilim kontrollü osilatör tarafından üretilmekte, çevrim, bu osilatörü yazılımla belirlenen frekansta titreşmeye zorlamaktadır.

Mikrobilgisayar devresinin sistem içerisindeki görevleri şöyle özetlenebilir:

1-Tuş takımından girilen tuş kodlarını almak ve yorumlamak


2-İlgili değerleri gösterge sistemine aktarmak

3-Bölücü tümdevresi yardımıyla, çevrim çıkışındaki kare dalga işaretinin frekansını yazılımın belirlediği değere bölerek çıkış işaretinin istenen frekansa getirilmesini sağlamak

4-Çıkışa aktarılacak işaretin biçimini belirleyen analog anahtar tümdevrelerinin kontrol girişlerine uygun lojik seviyeleri göndermek.

2. DONANIM YAPISI

2.1. Sistem Blok Diyagramı



Şekil 2.1. Sistem blok diyagramı

Sistem mikrobilgisayar devresi 2 MHz saat frekansıyla çalışmakta olup Z 80 merkezi işlem birimi, 2764 8K salt oku bellek, 6264 8K oku/yaz bellek, 8253 programlanabilir sayıcı/zamanlayıcı, 8255 programlanabilir giriş/çıkış arabirimi, DAC 0808 sayısal/analog çevirici içermektedir.

İşaretlerin analog olarak üretildiği devrede ise seviye öteleyiciler, ana ve uydu olmak üzere iki adet faz kilitleme çevrimi, anahtarlama devresi ve kuvvetlendiriciler

bulunmaktadır.

2.2. Mikrobilgisayar Sistemi

Mikrobilgisayar sistemi Z80 merkezi işlem birimi, 8K ROM, 8K RAM, iki adet 8255 giriş/çıkış arabirimi, 8253 programlanabilir sayıcı/zamanlayıcı, DAC 0808 sayısal/analog çevirici ve kod çözücü tümdevrelerini içermektedir. Ek-1 de mikrobilgisayar sistemi devre şeması verilmiştir.

Merkezi işlem birimi sistemi oluşturan elemanlara adres yolu üzerinden kod çözme işlemi ile erişmektedir. Burada mikrobilgisayar sistemini oluşturan elemanlar kısaca tanıtılacaktır.

2.2.1. Z80 CPU Merkezi İşlem Birimi


Z 80 mikroişlemcisi günümüz uygulamalarında sıkça kullanılan, Intel 8080 işlemcisine nazaran daha geniş komut kümesine sahip olan 8 bit'lik bir mikroişlemcidir.

Z 80; 16 bit'lik adres yoluna, 8 bit'lik veri yoluna sahiptir. 64 K'lık bellek alanını adresleyebilmenin yanısıra içerdiği çok sayıda saklayıcı ile kullanıcıya daha etkin yazılımlar üretebilme imkanı tanımaktadır. Dışarıdan bağlanan tek bir saat osilatörü ve +5V'luk tek bir kaynak ile çalışabilmektedir. Bunların yanısıra birden fazla

mikroişlemcinin aynı adres ve veri yollarını kullandığı halleri denetleyen ve dinamik bellek tazelemesini denetleyen güçlü bir kontrol lojiğine sahiptir. Mikroişlemci kullanıcıya aynı zamanda etkili bir kesme ve giriş/çıkış imkanı sunmaktadır. Bu konuya daha sonraki kısımlarda değinilecektir.

Mimari olarak Z 80 mikroişlemcisi A ile simgelenen bir tane 8 bit'lik akümülatör, B, C, D, E, H ve L ile simgelenen altı adet sekizer bit'lik saklayıcıya da sahiptir. Bu altı saklayıcı kendi aralarında BC, DE ve HL şeklinde gruplanarak 16 bit'lik saklayıcılar olarak da kullanılabilir. Mimari aynı zamanda mikroişlemcinin gerçekleştirdiği işlem sonuçlarını yorumlamasını kolaylaştıran, F ile simgelenen bir durum saklayıcısına da sahiptir. Buraya kadar tanıtılan saklayıcılar için özdeş alternatif saklayıcılar da mevcuttur ve bu saklayıcılara tek komutla erişim yapılabilir. Benzer şekilde 16 bit'lik iki tane sıralama saklayıcısı bulunduran işleminin sıralı adresleme yeteneği daha da arttırılmıştır.

Program işletimi sırasında icra edilen komutun alındığı bellek gözünü işaretlemek amacıyla 16 bit'lik bir saklayıcı program sayacı olarak; yığın tepesini göstermek amacıyla, yine 16 bit'lik bir saklayıcı yığın göstergesi olarak görev yapmaktadır.



Şekil 2.3. Z80 Merkezi işlem birimi

2.2.2. 8255 PPI Programlanabilir Çevre Arabirimi

Intel 8080 ailesi için geliştirilmiş ancak birçok bilgisayar sisteminde kullanılmaya uygun bir arabirim olan 8255 paralel iletişim arabirimi mimari olarak dış dünyaya açılan dört porta sahiptir. Bunlar A, B, C_u ve C_a'dır. A ve B sekizer bit'lik, C_u ve C_a ise dörder bit'lik portlardır.

Yazılımla kontrol edilen üç çalışma modu vardır. Bunlar şu şekilde açıklanabilir:

Mod 0: A, B, C_u ve C_a portları giriş ya da çıkış olarak koşullanırlar. Bu tez kapsamında kullanılan arabirimler bu modda çalışacak şekilde koşullanmışlardır.

Mod 1: Bu modda A ve B portlarının tüm bitleri ya alıcı ya da verici olarak koşullanırlar. C_u portu A, C_a portu B

portlarıyla birlikte el sıkışmalı iletişimlerde kullanılırlar


Mod 2: Bu modda sadece A ve Cu portları kullanılabilir. A portu hem giriş hem çıkış (çift yönlü) olarak koşullanmıştır.

Arabirimin kontrol kelimesi adres girişlerinin her ikisi de "1" iken yazılabilir. Kelime 8 bit'lik bir veri'den oluşur. Kontrol kelimesinin yapısı ve bit'lerin anlamları şu şekildedir:

$D_7 \ D_6 \ D_5 \ D_4 \ D_3 \ D_2 \ D_1 \ D_0$

D_7 : "1" olduğunda arabirim bunu geçerli bir kontrol kelimesi olarak algılayacaktır.

$D_6 \ D_5$	Mod seçimi	D_4	A portu	D_3	Cu portu
0 0	Mod 0	0	Çıkış	0	Çıkış
0 1	Mod 1	1	Giriş	1	Giriş
1 X	Mod 2				
D_2	Mod seçimi	D_1	B portu	D_0	Ca portu
0	Mod 0	0	Çıkış	0	Çıkış
1	Mod 1	1	Giriş	1	Giriş



Şekil 2.4. 8255 Paralel giriş/çıkış arabirimi

2.2.3. 8253 CTC Programlanabilir Sayıcı Zamanlayıcı

8253 tümdevresi birbirleri ile özdeş, 16 bit'lik üç ayrı saklayıcı içerir. Bu üç saklayıcı zamanlama ya da sayma modlarının herhangi birinde çalıştırılabilir. Bu bölümde 8253 CTC tümdevresinin port yapısı, çalışma modları ve programlanması açıklanacaktır.

Tümdevrenin A0 ve A1 girişleri hangi sayıcıya erişileceğini belirler. \overline{CS} girişi aktif olduğu sürece \overline{WR} ve \overline{RD} girişlerinin durumlarına göre yapılan işlem Tablo 2.1 ile açıklanabilecektir.

\overline{CS}	\overline{WR}	\overline{RD}	A1	A0	Yapılan İşlem
0	1	0	0	0	0. Sayıcıya yaz
0	1	0	0	1	1. Sayıcıya yaz
0	1	0	1	0	2. Sayıcıya yaz
0	1	0	1	1	Kontrol sözcüğünü yaz
0	0	1	0	0	0. Sayıcıdan oku
0	0	1	0	1	1. Sayıcıdan oku
0	0	1	1	0	2. Sayıcıdan oku
0	0	1	1	1	İşlem yok
1	X	X	X	X	İşlem yok
0	1	1	X	X	İşlem yok

Tablo 2.1 8253 CTC için işlem tablosu

Kontrol sözcüğünün yapısı aşağıdaki şekildedir. Tablo 2.2 de kontrol sözcüğünü oluşturan bitlerin anlamları tanıtılmıştır.

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
SS1	SS0	YY1	YY0	M2	M1	M0	BCD

D ₇	D ₆	Sayıcı seçimi
0	0	0. Sayıcı
0	1	1. Sayıcı

1	0		2. Sayıcı
1	1		Geçersiz
$D_5 D_4$			Yazma/Yükleme tanımlaması
0	0		Seçilen sayıcının 0 andaki değerini tut
0	1		Düşük anlamlı baytı yaz/yükle
1	0		Yüksek anlamlı baytı yaz/yükle
1	1		Önce düşük anlamlı baytı, sonra yüksek anlamlı baytı yaz yükle
$D_3 D_2 D_1$			Mod seçimi
0	0	0	Mod 0
0	0	1	Mod 1
0	1	0	Mod 2
0	1	1	Mod 3
1	0	0	Mod 4
1	0	1	Mod 5

Table 2.2 Kontrol sözcüğünü oluşturan bitlerin anlamları

Mod 0: Gate girişi "1" ise sayıcı başlangıç sayısından itibaren azalacak, saklayıcı içeriği 0000 olduğunda Out çıkışı "1" konumunu alacaktır. Bu modda Out çıkışı mikroişlemciye kesme olarak kullanılabilir.

Mod 1: Gate girişinin yükselen kenarında tetiklenen sayıcı içeriği 0000 oluncaya dek Out çıkışını "0" da tutacaktır. Sayıcı sıfıra ulaşınca çıkış tekrar yüksek

seviyeye döner.

Mod 2: Bu mod "n'e bölücü" olarak da bilinir. Gate girişi sıfır ise sayıcı, başlangıç sayısından itibaren geriye doğru sayar. İçeriği sıfıra ulaştığında Out çıkışı bir saat periyodu için alçak seviyeye iner. Başlangıç sayısının tekrar yüklenmesiyle Out çıkışı yüksek seviyeye çıkar, aynı işlem devam eder.

Mod 3: Kare dalga üretici olarak da bilinir. Mod 2 deki uygulamanın benzeridir fakat Out çıkışı başlangıç sayısının yarısında yüksek, yarısında alçak seviyede bulunur (duty cycle=%50). Başlangıç sayısı tek ise çıkışın "1" de kalma süresi ile "0" da kalma süresi aynı olmaz.

Mod 4: Gate girişi "1" ise sayıcı sıfıra ulaştığında Out çıkışı bir saat periyodu için "0" seviyesine iner. Bu işlemin tekrarlanabilmesi için başlangıç sayısının tekrar yüklenmesi gerekir.


Mod 5: Gate girişinin yükselen kenarı ile başlangıç sayısı azalmaya başlar. Azalma sayıcı saatine göre devam eder. Sayıcı içeriği 0000 olduğunda çıkış bir saat periyodu için "0" seviyesine düşer.

- | | |
|----------------|---|
| D ₀ | Sayma biçimi |
| 0 | Binary (En büyük değeri FFFF Hex'tir.) |
| 1 | BCD (En büyük değeri 9999 desimal'dir.) |

Bu çalışmada sayıcılar üçüncü modda çalışacak biçimde koşullanmıştır. Buna göre 0. Sayıcı, başlangıç değeri 6250

desimal olarak belirlenmiş olup sistem saatinden referans üretme işlemi için;1.Sayıcı,başlangıç değeri 100 desimal olarak belirlenmiş olup Uydu PLL referansını sağlamak için;3.Sayıcı ise yazılımın belirlediği bölme oranı ile yüklenerek GKO çıkışından frekans geribeslemesi yapmak için kullanılmıştır.

Şekil 2.5. te 8253 programlanabilir sayıcı/zamanlayıcı tümdevresinin çizimsel gösterilimi ve üst görüntüsü verilmiştir.



Şekil 2.5. 8253 Programlanabilir sayıcı/zamanlayıcı tümdevresi

2.2.4. Kesme ve Giriş/Çıkış İşlemleri

Z 80 mikroişlemcisi sıfır seviyesi uygulandığında aktif olan iki adet kesme girişine sahiptir:Yazılımla maskelenebilen kesme (INT),maskelenemeyen kesme (NMI).

Maskelenemeyen kesme programcı tarafından önlenemez ve çevre cihazın her isteğinde kabul edilir. Bu kesme genellikle çabuk cevap verilmesi zorunlu olan fonksiyonların (örneğin besleme gerilimindeki bir dengesizlik durumunda) yerine getirilmesinde kullanılır. Bu kesme geldiğinde işlemci yürütmekte olduğu komutu bırakarak 0066H adresine dallanıp kesme hizmet programını icra eder. Maskelenebilen kesme DI komutunun icra edilmesi yoluyla önlenebilir. Kesme izni verilmişse maskelenebilen kesme girişi aktif olduğunda önceden, yazılımla belirlenen üç kesme modundan birinin öngördüğü biçimde CPU cevabı oluşturulur. Bu kesme modları şöyle açıklanabilir.

IM0: Bu modda kesmeyi gönderen cihaz CPU tarafından yürütülmesini istediği komut kodunu veri yoluna çıkarır. Burada normal komut işlemeden tek farklılık komut kodunun bellekten değil de çevre cihazdan alınmasıdır. Bu komut çoğunlukla RESTART, JUMP ya da CALL komutlarından biridir.

IM1: Bu modda çalışan mikroişlemci, \overline{INT} girişi aktif olduğunda son yürüttüğü komutu bitirip 0036H adresine dallanarak kesme hizmet programını icra eder.

IM2: Bu mod en güçlü kesme modudur. Kullanıcı tarafından verilen tek bir bayt ile belleğin herhangi bir adresine dolaylı dallanma yapılabilir. Bu modda programcı her kesme hizmet programı için 16 bit'lik başlangıç adreslerini

ayrı ayrı verebilir. Bunlar belleğin herhangi bir yerinde olabilir. Kesme isteği geldiğinde gidilecek kesme hizmet programının 16 bit'lik adresi elde edilir. Bu adresin yüksek anlamlı 8 biti I saklayıcısında kayıtlıdır. Bu saklayıcı daha önceden programcı tarafından istenen değer ile yüklenmelidir. Gidilecek adresin düşük anlamlı 8 biti kesmeyi gönderen cihaz tarafından tayin edilir. Aslında çevre cihazın 7 bit göndermesi yeterlidir. Çünkü en az anlamlı bit sıfır olmak zorundadır. Bu nedenle kesme hizmet programı daima çift adresten başlar. Amaç değişik cihazların değişik hizmet programlarıyla çalışabilmelerine olanak tanımaktır.

Çalışmada kesme üreten tek çevre birim tuş takımı olduğundan IMI modu kullanılarak herhangi bir tuşa basıldığında merkezi işlem birimi'nin bunu yorumlayarak sistem yazılımının öngördüğü biçimde cevaplaması sağlanmıştır.

Z80 mikroişlemci giriş/çıkış işlemleri için de kullanıcıya geniş olanak tanımaktadır. Bellek haritası gibi bir giriş/çıkış haritası oluşturularak hangi çevre cihaza hangi adres üzerinden erişilebileceği belirlenmektedir. Çoğunlukla giriş/çıkış portları CPU adres yolunun düşük anlamlı 8 biti kullanılarak oluşturulmaktadır.

Gerçeklenen mikrobilgisayar sisteminde 8255 PPI programlanabilir paralel iletişim arabirimi kullanılmakta, tuş takımı, gösterge sistemi, Sayısal/Analog çevirici ve

kontrol gerilimi üretmek için sistem iletişim arabirimlerine ait altı adet port kullanılmıştır. Kullanılan bu altı porttan beşi çıkış, sadece tuş takımı için kullanılan port giriş olarak koşullanmıştır.


2.2.5. Tuş Takımı Kodlayıcı Devresi

Sistem frekans, genlik ve dalga biçimi bilgileri 16 adet tuş üzerinden mikrobilgisayar sistemine aktarılmaktadır. Bu amaçla kurulan tuş takımı kodlayıcı devresi şekil 2.6. da verilmiştir.


Kodlama devresi 74923,20 tuş kodlayıcı ile kurulmuştur. Tuşlar bir matris yapısı oluşturmakta, kodlayıcı tümdevresi satır-sütun girişlerinde oluşan veriye göre bir kod üretmektedir. Tuş kodunun üretilmesiyle tümdevrenin VERİ HAZIR çıkışı lojik 1 değerine çıkar. Bu değişim bir evirici ile 1→0 geçişi haline getirilir ve bu geçişle mikrobilgisayar devresine bir kesme gönderilir. Böylelikle basılan tuşun kodu mikroişlemciye ulaşır ve sistem bu kodu yazılımın gerektirdiği işlemlere sokar.

2.2.6. Gösterge Sistemi

Sistem, yapılan işlem sonuçlarını kullanıcıya aktarmak amacıyla şekil 2.7. de şematik gösterilimi verilen gösterge



Sekil 2.6. Tuş takimi kodlama devresi



Sekil 2.7. Gösterge sistemi

Sekil 2.8. Sistem osilatörü ve reset devreleri

devresini kullanmaktadır.

Şekil 2.7.den de görüldüğü gibi devrede 6 adet yedi parçalı gösterge bulunmaktadır. Ortak anotlu göstergelerden oluşan sistem gösterge verilerini zamanda çoğullama yaparak kullanıcıya iletmektedir.

Mikrobilgisayar sistemi maskelenemeyen kesme hizmet programında gösterge ile ilgili işlemleri yapmaktadır. Ek-2 ve Ek-3'te verilen akış diyagramı ve sistem yazılımından da görülebileceği gibi programlanabilir sayıcı/zamanlayıcı tümdevresi, işaret üretici devresine referans olması için gönderdiği 320 Hz'lik kare dalga işaretini mikroişlemciye maskelenemeyen kesme olarak da göndermektedir. Böylelikle bellek üzerinde oluşturulan ve gösterge verilerini saklayan tampon bölge saniyede 320 defa taramakta ve elde edilen veriler sırayla göstergeye aktarılmaktadır.

Gösterge devresinde yer alan 74138 kod çözücü tümdevresi belirli bir anda gönderilen verinin hangi göstergeye yazılacağını belirler. Tranzistörler ise sürücü devrelerin yeterli akımı sağlayamamaları nedeniyle, gösterge akımını arttırmak amacıyla kullanılmıştır.

2.2.7. Sistem Osilatörü ve Reset Devreleri

Sistem osilatörü 2 MHz frekanslı bir darbe üretmektedir. Şekil 2.8. a dan görüldüğü gibi çıkışı bir

evirici ile tamponlanarak bir direnç ile +5 volt'a bağlanmıştır.


Aynı şekilde reset devresi de şekil 2.8. b de verilmiştir

2.3. İşaret Üretici


İşaret üretici devresi şekil 3.1. de görüldüğü gibi iki adet faz kilitleme çevrimi içermektedir. Çevrimlerden biri 1 KHz ile 100 KHz arasında, diğeri 0.05 Hz ile 1 KHz arasında kare, üçgen ve sinüs biçimli işaretleri üretebilmektedir. Gerilim kontrollü osilatör, referansının kristalli osilatörden bölünerek elde edilmesi ve PLL çevrimi içerisinde çalışması dolayısıyla çıkış işareti kristalli osilatör doğruluğunda olmaktadır.

Sistem ana-uydu prensibine göre çalışan PLL çevrimlerinden oluşmaktadır. Ana çevrim referansı 5 Hz dir. Uydu çevrim referansı ana çevrim çıkışının 100'e bölünmesiyle elde edilmektedir.


Çevrimlerin geniş bir aralıkta kilitli kalmasını sağlamak amacıyla sentezleyicinin tarama bölgesi her iki çevrim için de iki kısma ayrılmıştır. GKO'nun bu durumlara uygun merkez frekansını belirleyen kapasiteler yazılımla seçilmektedir.



Sekil 3.1. İşaret üretici sistemi blok diyagramı



Sekil 3.2. Ana PLL devresi



Sekil 3.3. Uydur PLL devresi

MİKROBİLGİSAYAR
SİSTEMİNE


Şekil 3.1. de işaret üretici sisteminin blok diyagramı, şekil 3.2. de ana PLL,şekil 3.3 de uydu PLL devrelerinin şemaları verilmiştir.

Burada,öncelikle faz kilitleme çevrimleri olmak üzere gerçekleştirilen sistemi oluşturan birimler kısaca açıklanacaktır.

2.3.1. Faz Kilitleme Devreleri Prensipli

Faz kilitleme devreleri bir gerilim kontrollü osilatörün frekansını belli bir referans frekansına kilitleme ve referans değişimlerini izleme ilkesine dayanarak,referans işareti doğruluğunda işaret üretme işleminde kullanılan geribeslemeli sistemlerdir.

Yukarıda tanımlanan faz kilitleme devresi şekil 3.4. de gösterilen şu üç bloktan oluşmuştur:Faz karşılaştırma devresi,alçak geçiren süzgeç ve gerilim kontrollü osilatör.



Şekil 3.4. Faz kilitlemeli çevrim yapısı

Karşılaştırıcı girişine işaret uygulanmadığında çıkışı $V_1(t)$ ve AGS çıkışı sıfır olur. GKO serbest salınım frekansında titreşir. Girişe periyodik bir işaret uygulandığında karşılaştırıcı, GKO'nun çıkış gerilimi ile referans girişinin faz ve frekans farkları ile oranlı bir hata gerilimi üretir. AGS bu hata gerilimindeki yüksek frekanslı bileşenleri süzerek düşük frekanslı bileşen ile GKO'yu sürer. $V_2(t)$; GKO'nun salınım frekansı ile referans girişi frekansı arasındaki farkı sıfır yapacak biçimde değişecektir. Çıkış işaretinin frekansı, referansın frekansına yeteri kadar yakın olduğunda çevrim referans frekansına kilitlenir ve referans girişi ile çevrim çıkışı arasında sabit bir faz farkı oluşur.


Çevrimin giriş işaretini izleyebildiği frekans bandına kilitli kalma bölgesi denir. Aynı şekilde çevrimin giriş frekansına karşı hata gerilimi üretmesi de artan ve azalan frekanslar için farklı frekanslarda olmak koşuluyla bir bant tanımlar. Bu banda kilitlenebilme bölgesi denir. Deneysel ve teorik yaklaşımlar sonucunda kilitli kalabilme bölgesinin kilitlenebilme bölgesinden daha geniş olduğu görülmüştür.

Frekans sentezleme işlemi için devre şekil 3.5. deki gibi düzenlenebilir.

Sistem $f_r/m=f_o/n$ olmasını sağlayacak, $f_o=(n/m)f_r$ şeklinde bir çıkış işareti üretecektir. n ve m değiştirilerek çıkışta referans işaretinin bir kesrini gözlemek bu yolla mümkün

olur.


Bazı uygulamalarda AGS çıkışındaki işaret GKO'yu sürmeye yetmez. Bunun için AGS ile GKO arasında bir kuvvetlendirici katı koymak gerekir. Ancak bu yapılırken çevrim kazancının çok artarak sistemin kararsızlığa sürüklenebileceği de gözden kaçırılmamalıdır.



Şekil 3.5. Faz kilitlemeli çevrim yoluyla frekans sentezleme

2.3.2. Çevrim Filtresi Seçimi ve Kararlılık Sorunu

Çevrim filtresinin ve çevrim kazancının kararlılık üzerindeki etkisini gözlemek amacıyla öncelikle sistemin s-domeni analizi yapılacaktır.



Şekil 3.6. Çevrim kuvvetlendiricisi ile birlikte PLL devresi blok gösterilimi

Gerilim kontrollü osilatör giriş gerilimi ile salınım frekansı arasında (2.1) eşitliği mevcuttur.

$$\omega_{osc} = \omega_o + K_o V_k(t) \quad (2.1)$$

aynı şekilde faz ve frekans kavramları arasındaki bağıntı da (2.2) ile verilmiştir.

$$\theta(t) = \theta_o + \int_0^t \omega(t) dt \quad (2.2)$$

Laplace dönüşümü ile (2.1) ve (2.2) ifadeleri sırasıyla (2.3) ve (2.4) de verilen ifadelere benzeyecektir.

$$W_{osc}(s) = K_o V_k(s) \quad (2.3)$$

$$\theta(s) = \frac{1}{s} W(s) \quad (2.4)$$

GKO giriş ve çıkış işaretleri arasındaki ilişkiler düzenlenince (2.6) ifadesinde görülen GKO transfer fonksiyonu elde edilecektir.

$$\theta_o(s) = \frac{1}{s} \quad \omega_o(s) = \frac{1}{s} K_o V_k(s) \quad (2.5)$$

$$\frac{\theta_o(s)}{V_k(s)} = \frac{K_o}{s} \quad (2.6)$$

bulunur. Gerçekten GKO bir integratör gibi davranmaktadır. Kazancı K_o [Hz/Volt] ya da [radyan/Volt.sn] boyutundadır.

Faz karşılaştırma devresinin giriş çıkış büyüklüklerine bakarak ifadeler yazılarak düzenlenirse, karşılaştırıcının transfer fonksiyonu (2.10) ilişkisi ile belirlenmiş olacaktır.

$$\Delta\theta = \theta_i(t) - \theta_o(t) \quad (2.7)$$

$$\Delta\theta(s) = \theta_i(s) - \theta_o(s) \quad (2.8)$$

$$V_d(s) K_b \Delta\theta(s) \quad (2.9)$$

$$\frac{V_d(s)}{\Delta\theta(s)} = K_b \text{ [Volt/radyan]} \quad (2.10)$$

şeklinde faz karşılaştırma devresi transfer fonksiyonu bulunur. Geribeslemeli çevrim transfer fonksiyonu hesaplanırsa;

$$T(s) = \frac{K_D \cdot K_A \cdot K_o \cdot F(s)/s}{1 + K_D \cdot K_A \cdot K_o \cdot F(s)/s} \quad (2.11)$$

(2.11) ile verilen ifade elde edilir.


$$K_c = K_D \cdot K_A \cdot K_o \text{ [Hz]} \quad (2.12)$$

K_c açık çevrim kazancıdır ve PLL'in çalıştığı frekans bandını belirler. K_c değerinin (2.11) de yerine yazılmasıyla çevrim transfer fonksiyonunun süzgeç transfer fonksiyonuna bağlı ifadesi (2.13) deki gibi olur.

$$T(s) = \frac{K_c \cdot F(s)}{s + K_c \cdot F(s)} \quad (2.13)$$

AGS transfer fonksiyonu geribeslemeli çevrimin derecesini belirlemektedir. Uygulamada çoğunlukla 1. dereceden AGS'ler kullanılır. Bu durumda çevrim ikinci dereceden olacaktır.

Burada iki tip AGS yapısı üzerinde durularak, AGS transfer fonksiyonu olan $F(s)$ 'in sistem davranışını nasıl etkilediği incelenecektir. Şekil 3.7. deki AGS için sistemi inceleyelim:



$$F(s) = \frac{V_o(s)}{V_i(s)} = \frac{w_1}{s + w_1} \quad (2.14)$$

Şekil 3.7. Tek kutuplu AGS yapısı

(2.14) ifadesi süzgeç transfer fonksiyonu ifadesidir. İfadede görülen w_1 büyüklüğü (2.15) ve (2.16) bağıntılarında daha açık ifadeleri ile verilmiştir.

$$w_1 = R \cdot C \quad (2.15)$$

$$\tau = 1/w_1 \quad (2.16)$$

$$T(s) = \frac{K_c \cdot w_1}{s^2 + w_1 \cdot s + K_c \cdot w_1} \quad (2.17)$$

payda polinomuna bakılırsa sisteme ait;

doğal açısal frekans;

$$w_n = \sqrt{K_c \cdot w_1} \quad (2.18)$$


amortisman oranı;

$$\xi = w_1 / 2w_n \quad (2.19)$$

bulunur. Görüldüğü gibi ξ ve w_n birbirinden bağımsız olarak seçilememektedir. Belli bir K_c çevrim kazancı için $1/w_1$ zaman sabiti hesaplanarak gerçekleştirildiğinde Δf kenetlenme bant genişliği bellidir ve ξ de ister istemez saptanmıştır. Eğer ξ çok küçük kalır ve büyük aşımalar olursa bu parametreyi büyütme gerekir fakat bu durumda da istenen kenetlenme bant genişliği daraltılmış olur. Sistem köklerinin yer eğrisi çizilsin. Bunun için (2.20) ile verilen denklemin köklerinin K_c parametresi ile nasıl değiştiği incelenmelidir.


$$s + \frac{K_c}{\tau s + 1} = 0 \quad \Rightarrow \quad \frac{K_c / \tau}{s(s + 1/\tau)} = -1 \quad (2.20)$$

$Ka/\tau=K$ denirse şekil 3.8. deki kök yer eğrisi elde edilir.



Şekil 3.8. Tek kutuplu AGS için çevrim kök yer eğrisi

Devre görünürde kararlı davranmaktadır ancak başlangıçta ideal kabul edilen faz karşılaştırma devresi, çevrim kuvvetlendiricisi ve gerilim kontrollü osilatör; transfer fonksiyonuna teorik hesaplamalarda gözönüne alınmayan ek kutup ve sıfırlar getirerek kök yer eğrisini şekil 3.8. deki gibi noktalı çizgilerle verilen biçime getirebilirler. Bu durumda kökler sağ yarı s-düzlemine de geçtiklerinden devre kararsız davranacaktır. Bu olumsuzluk AGS topolojisini biraz daha değiştirmek suretiyle iyileştirilebilmiştir. Şimdi şekil 3.9. daki AGS için sistem davranışını inceleyelim;



Şekil 3.9. Tek kutuplu tek sıfırlı AGS yapısı

$$F(s) = \frac{1 + sR_2C}{1 + s(R_1 + R_2)C} \quad (2.21)$$

$$\tau_1 = R_2 \cdot C \quad (2.22)$$

$$\tau_2 = (R_1 + R_2) \cdot C \quad (2.23)$$

AGS transfer fonksiyonu (2.13) ifadesinde yerine konursa;

$$T(s) = \frac{K_c \cdot (\tau_1 s + 1)}{\tau_2 \cdot s^2 + (\tau_1 \cdot K_c + 1)s + K_c} \quad (2.24)$$

(2.24) ile verilen çevrim transfer fonksiyonu ifadesi elde edilir. Son $T(s)$ ifadesinden görüldüğü üzere transfer fonksiyonuna τ_1 ve τ_2 gibi iki bağımsız parametre girmiştir. Bu ise ω_n ve ξ gibi sistemin iki önemli parametresinin birbirinden bağımsız olarak seçilebilmesi imkanını tanıyacaktır. Bu parametrelerin ifadeleri (2.25) ve (2.26) eşitlikleri ile verilmiştir.

$$\omega_n = \sqrt{K_c \cdot \tau_2} \quad (2.25)$$

$$\xi = \frac{\tau_1 K_c + 1}{2\sqrt{K_c/\tau_2}} \quad (2.26)$$

Bu tipte AGS için sistem kök yer eğrisi analizi yapılsın;:

$$s + K_c \frac{\tau_1 s + 1}{\tau_2 s + 1} = 0 \quad (2.27)$$


$$1 + \frac{K_c \tau_1 \left(s + \frac{1}{\tau_1}\right)}{s \tau_2 \left(s + \frac{1}{\tau_2}\right)} = 0 \quad (2.28)$$

$$\frac{\tau_1}{\tau_2} K_c \frac{s + \frac{1}{\tau_1}}{s + \frac{1}{\tau_2}} = -1 \quad (2.29)$$

$$\frac{\tau_1}{\tau_2} K_c = K' \quad (2.30)$$

(2.30) ile K' parametresine göre çizilen, çevrim kök yer eğrisi şekil 3.10. da görülmektedir. Sistem köklerinin sağ yarı s -düzlemine geçmeleri olanaksızdır. Sistem mutlak kararlı hale getirilmiş olur. Burada da sistemde kullanılan aktif elemanların çevrim transfer fonksiyonuna katabilecekleri sıfır ve kutuplar gözönüne alınmamıştır. K'

kazancının büyük değerlerinde bu sıfır ve kutupların etkisi artarak sistemi kararsızlığa sürükleyebilir. Bu nedenle açık çevrim kazancı çok büyütülmemelidir.



Şekil 3.10. Tek kutuplu tek sıfırlı AGS yapısı için çevrim köklerinin yer eğrisi

2.3.3. Çevrim Kuvvetlendiricisi

Çevrim içerisinde AGS ile GKO arasında yer alan çevrim kuvvetlendiricisi, gerilim kontrollü osilatörü sürmek amacıyla AGS çıkışından alınan sürücü işareti kuvvetlendirerek belli sınırlar içerisinde getirir.

Gerçeklenen devre ± 7.5 Volt simetrik kaynaktan beslenmektedir. Bağlanan bir GKO kapasitesi için FM tarama

giriş simetrik olmayan besleme için $2V_{cc}/3$ ten V_{cc} 'ye kadar tarandığında GKO, o zamanlama kapasitesi ile belirlenen frekans bandını alt sınırdan üst sınıra kadar taramaktadır. Simetrik besleme için bu aralık:


$$\frac{2}{3} (V_{cc} - V_{EE}) + V_{EE} \dots V_{cc}$$

olmaktadır. GKO, aralığın orta noktasına denk gelen FM tarama giriş gerilimi için yine zamanlama kapasitesinin belirlediği serbest salınım frekansında titreşir.

Bu tezin uygulanmasında 4046 Faz Karşılaştırıcısı kullanılmıştır. 4046 tümdevresi işaret girişine uygulanan referans işareti ile karşılaştırma girişine uygulanan f_c/n işaretlerinin frekanslarına göre çıkışında tipik değerler olarak maksimum (V_{OH}) 7.5V, minimum (V_{OL}) -7.5V verebilmektedir. Bu hata gerilimi, frekansına da bağlı olarak, AGS'de bir miktar genlik zayıflamasına uğramaktadır. Bu nedenle 4046 girişlerine uygulanan her frekans değerleri için çıkıştan alınacak sürücü işaret AGS'den geçtiğinde GKO için istenen tarama aralığında olmayabilir. Bunun için AGS ile GKO arasına konan bir kuvvetlendirici katı ile sürücü işareti önce ± 2.5 volt arasında değişecek biçimde ölçeklenmekte, sonra +5 Voltluk DC bir gerilimle toplanarak GKO'yu sürecektir. GKO FM tarama girişi, AGS çıkışının minimum değerinde 2.5 Voltta,

maksimum değeri 7.5 Voltta olur. Böylelikle sistemin devreye soktuğu bir zamanlama kapasitesi için belirlenen frekans bandı taranabilir.

Şekil 3.11. de çevrim kuvvetlendiricisinin devre şeması görülmektedir.



Şekil 3.11. Çevrim kuvvetlendiricisi

$$V_o = \frac{R_2 R_4}{R_1 R_5} V_i + \frac{R_4}{R_3} 7.5 \quad (2.31)$$

$R_1=10K, R_2=100K$ pot, $R_3=15K, R_4=10K, R_5=10K$ seçilerek;

$$V_o = k \cdot V_i + 5 \quad (0 \leq k \leq 10) \quad (2.32)$$

(2.32) ifadesi bulunur.

Böylelikle AGS çıkışının belli sınırlar içerisinde ölçeklenerek ötelenmesi işlemi gerçekleştirilmiş olur.

2.3.4. Gerilim Kontrollü Osilatör

Gerçeklenen sistemde 8038 gerilim kontrollü osilatör tümdevresi kullanılmıştır. Bağlanan harici R ve C elemanları ile frekansı 0.001 Hz den 1 MHz e kadar değiştirilebilen tümdevre kare, üçgen ve sinüs biçimli işaretleri aynı anda üretebilmektedir. Yüksek frekanslarda distorsiyonların artması nedeniyle bu çalışmada maksimum frekans 100 KHz ile sınırlandırılmıştır.

Şekil 3.12 den görüldüğü gibi tümdevre yapısı içerisinde akım kaynakları, karşılaştırıcılar, flip flop devreleri, sinüs çevirici ve tampon kuvvetlendiricilerinden oluşmaktadır.

Şekil 3.13.de çevrim içerisinde kullanılan gerilim kontrollü osilatörün devre şeması verilmiştir.

Buna göre salınım frekansı için gerekli olan direnç;

$$R = \frac{R_A^2}{2R_A - R_B} \quad (2.33)$$

(2.33) eşitliği ile hesaplanmaktadır.

Osilasyon frekansı;

$$f_{osc} = \frac{0.3}{R \cdot C} \quad (2.34)$$


(2.34) ile bulunacak deęerdedir. Baęlanan bir zamanlama kapasitesi iin salınım frekansına bir st sınır gelecektir. Bu sınırı hesaplamak iin (2.35) ile verilen yeni bir diren, R' direnci tanımlanmıřtır:

$$R' = (R_A + 0.5R_{pot1}) // (R_B + 0.5R_{pot1}) // R_{pot2} \quad (2.35)$$


Bulunan bu diren deęerinden faydalanarak baęlanan bir C kapasitesi iin elde edilebilecek maksimum frekans deęeri (2.36) ifadesi ile verilmektedir.

$$f_{max} = \frac{0.3}{R' \cdot C} \quad (2.36)$$

Gereklenen sistemde analog anahtar tmdevreleri ile gerilim kontroll osilatr zamanlama kapasiteleri deęiřtirilerek serbest salınım frekansı ayarlanmakta, FM tarama giriřinden uygulanan kontrol gerilimi yardımıyla ıkıř frekansı evrim yoluyla istenen frekansa getirilmektedir.



Şekil 3.12. Gerilim kontrollu osilatör devresi



Şekil 3.13. 8038 Gerilim kontrollu osilatör tümdevresi

2.3.5. Frekans Bandının Bölmeleme ve Zamanlama Kapasitelerinin Hesaplanması

8038 gerilim kontrollü osilatör tümdevresi zamanlama kapasitesi girişlerine bağlanan bir kapasite değeri için,

$$R_{maks} = (R_A + R_{pot1}/2) // (R_B + R_{pot1}/2) // R_{pot2} \quad (2.37)$$

(2.37) deki direnç değeri tanımlanmakta, bu değer için maksimum salınım frekansı;

$$f_{maks} = 0.3 / R_{maks} \cdot C \quad (2.38)$$

(2.38) ifadesi ile verilmektedir. Katalog verilerine göre 8038 GKO tümdevresi 1/1000 şeklinde bir tarama yapabilmektedir. Oyleyse sentezleyici aynı kapasite için $f_{maks}/1000$ ile f_{maks} arasındaki frekans değerlerini sentezleyebilecektir. Buna göre aşağıdaki bölmeleme yapılarak kapasitelerin belirlediği serbest salınım frekansı olan f_0 , (2.39) ifadesi ile belirlenebilmektedir.

$$f_0 = 0.3 / R_0 \cdot C \quad (R_0 = 4.7K) \quad (2.39)$$

Buna göre f_0 değeri bandın ortasına denk getirilerek Tablo 2.3 oluşturulmuştur.

	<u>C</u>	<u>f_o</u>	<u>f_{maks}</u>	<u>ideal f_o</u>	
C ₁	2.2μF	29 Hz	56 Hz	25 Hz] UYDU
C ₂	100nF	638.3 Hz	1.241 KHz	500 Hz] PLL
C ₃	22nF	2.901 KHz	5.6 KHz	2.5 KHz] ANA
C ₄	1nF	63.8 KHz	124 KHz	50 KHz] PLL

Tablo 2.3 GKO zamanlama kapasitelerinin belirlediği f_o ve f_{maks} değerleri tablosu.

Hangi frekans bandında hangi kapasitenin devreye gireceği aşağıdaki gibi bir tablo ile verilebilir. Dikkat edilirse herhangi bir frekans değeri için her iki çevrimde bir kapasite çifti devreye girmektedir. Bu işlem analog anahtarlar yoluyla gerçekleştirilebilmektedir. Tablo 2.4 te hangi kapasite çiftinin hangi frekans bandı ile ilişkili olduğu gösterilmiştir.

<u>Frekans bandı</u>	<u>ANA PLL</u>	<u>UYDU PLL</u>
0.05Hz-49.95 Hz	C ₃	C ₁
50 Hz-999.95 Hz	C ₄	C ₂
1 KHz-4.995 KHz	C ₃	C ₁
5 KHz-100 KHz	C ₄	C ₂


Tablo 2.4 Sentezleyicinin hangi frekans değeri için hangi kapasite çiftini devreye sokacağını belirleyen tablo.

2.3.6. Faz Karşılaştırma Devresinin İncelenmesi

Faz karşılaştırma devresi, girişlerine uygulanan işaretlerin fazlarının birbirlerine göre durumlarını gösteren bir hata gerilimi üretmektedir. Faz dedektörü olarak da anılan bu devreler çoğunlukla iki gruba ayrılmaktadırlar: Sinüsoidal işaret faz dedektörleri ve kare dalga faz dedektörleri. Özellikle kenetlenebilme bölgesi genişliği bu devreler için ayırdedici bir nitelik olmaktadır. Gerçeklenen sistemde sayısal teknik kullanılarak üretilen 4046 faz karşılaştırıcısı kullanılmıştır.


Karşılaştırıcı kenar tetiklemeli bir sayısal bellek elemanı olup dört flip flop, kontrol kapısı ve MOS transistörlerden kurulmuş üç durumlu bir çıkış devresi içerir. Devre kenar tetiklemeli olduğundan karşılaştırıcı girişlerine uygulanan işaretlerin darbe boşluk oranı önemli değildir.

Şekil 3.14 de görüldüğü gibi çıkış devresi P ve N tipinde MOS sürücülerden oluşmuştur. Böylelikle çıkış gerilimi, aktif hale geçen MOS'un bağlı olduğu kaynak gerilimi değerine çekilmektedir.



Şekil 3.14. 4046 Faz karşılaştırıcı tümdevresinin iç yapısının gösterilimi

Karşılaştırma devresinin çıkış geriliminin, GKO çıkışından alınan işaret ile referans işareti arasındaki faz farkına göre değişimi şekil 3.15 de görülmektedir.



Şekil 3.15. Faz karşılaştırıcı girişlerine uygulanan işaretlerin aralarındaki faz farkına göre çıkış geriliminin değişimi

Karakteristiğin yatay ekseni kestiği noktada GKO frekansı referans frekansına eşit ve aralarındaki faz farkı sıfırdır. Bu anda hata gerilimi sıfır değerindedir.

A bölgesinde GKO frekansı referans frekansından büyüktür.

D bölgesinde referans frekansı GKO frekansından büyüktür.

B bölgesinde GKO frekansı ve referans frekansı birbirlerine eşittir. Aralarında sabit bir faz farkı vardır ve GKO geri fazdadır.

C bölgesinde GKO frekansı ve referans frekansı birbirlerine eşittir. Aralarında sabit bir faz farkı vardır ve GKO ileri fazdadır.

Devre girişlerine uygulanan işaretlerin frekanslarına ve fazlarına göre, transfer karakteristiğinin öngördüğü biçimde


hata gerilimi üretecek, bu hata gerilimi gerilim kontrollü osilatörün frekansını değiştirecektir. Böylelikle çevrim sistemi $[-2\pi, 2\pi]$ bölgesine çekmeye çalışacaktır.

Faz karşılaştırıcı devresi kilitlenme dışında olduğu zaman çıkışı A veya D bölgesindeki değerleri alacaktır. Kilitlenme bölgesi $[-2\pi, 2\pi]$ aralığıdır. Bu tip faz karşılaştırıcı için yakalama bölgesi kilitlenme bölgesine eşittir. Bunun yanısıra karşılaştırma devresinin harmoniklere kilitlenmeme, geniş bir faz aralığında çalışma ve çevrim filtresinden bağımsız olma gibi özellikleri de vardır.


2.3.7. Anahtarlama ve Seviye Öteleme Devreleri

İşaret üretici devresi ± 7.5 voltluk simetrik kaynak ile, mikrobilgisayar devresi 5 voltluk tek kaynak ile beslenmektedir. Bu durum her iki devre arasında lojik seviyeler açısından bir uyumsuzluk yaratmaktadır. Bu uyumsuzluğu gidermek için şekil 3.16-c deki seviye öteleyici devresi kullanılmıştır.


Bu devrenin çıkışı 4066 analog anahtarlarının kontrol girişine bağlanarak mikrobilgisayar devresinin, işaret üretici devresindeki AGS kapasitelerine, 8038 zamanlama kapasitelerine ya da dalga biçimi seçme işlemlerine kumanda etmesi sağlanır.



a) TTL çıkışı FKD girişine uygun hale getirme devresi



b) GKO çıkışının TTL seviyelere getirilmesi



+7.5 e
verilmiş

c) Mikrobilgisayar devresinden gelen TTL verilerin analog anahtarların kontrol girişleri için uygunlaştırılması

Sekil 3.16. Seviye öteleme devreleri

Aynı sebeplerle gerilim kontrollü osilatör devresinin çıkışını programlanabilir bölücü girişine uygulayabilmek için, gerilim kontrollü osilatör devresi çıkışını faz karşılaştırma devresi girişine uygulayabilmek için faz çevirmeyen seviye öteleme devreleri tasarlanmıştır. Şekil 3.16 a ve b de bu devre yapıları şematik olarak verilmiştir.

2.3.8. Genliğin Programlanması

Gerçeklenen sistem ile çıkış işareti genliği, tepe değeri 5 volta kadar 20 mV'luk hassasiyet ile seçilebilmektedir.

Şekil 3.16 da genliği programlamayı sağlayan devre yapısı verilmiştir. Sayısal/Analog çevirici olarak DAC0808 tümdevresi kullanılmıştır. Tümdevre, referans girişinden gerilimle sürülmekte, bu girişe bağlı direnç ile referans gerilimi akıma dönüştürülmektedir. Veri girişlerine uygulanan 8 bitlik ikili sayı ile çıkış akımı belirlenmektedir. Buna göre referans akımı (2.39), çıkış akımı (2.40) bağıntıları ile verilebilir:

$$I_{ref} = \frac{V_{ref}}{R_{14}} \quad (2.39)$$

$$I_o = I_{ref} \left(\frac{A_1}{2} + \frac{A_2}{4} + \frac{A_3}{8} + \frac{A_4}{16} + \frac{A_5}{32} + \frac{A_6}{64} + \frac{A_7}{128} + \frac{A_8}{256} \right)$$

$$(2.40)$$

An lar "0" ya da "1" deęerlerini alabilmektedir.

Devre Őemasına bakılacak olursa ilk kat bir seviye öteleme iŐlemi geręekleŐtirmektedir.Yani t1 volt arasında deęiŐen giriŐ iŐareti 0 ~ 2 volt arasına getirilmektedir.Bu iŐlemede amaç sayısal/analog çevirici giriŐine negatif gerilim verilememesidir.Çevirici ıkıŐındaki iŐaret opamp'lı bir devre ile en büyük deęeri 5 volt olacak Őekilde öleklenmektedir.Bu iŐaret sıfır etrafında salınan bir iŐaret deęildir.Aynı Őekilde ortalama deęerinin ikili düzendeki genlik sayısına baęlı olması nedeniyle son katta aktif elemanlarla kurulmuŐ Sallen-Key alak geiren süzgeci ve faz döndüren bir toplama devresi kullanılmıŐtır.Süzgeçten iŐaretin ortalama deęeri alınmakta,bu gerilim seviyesi,fazı döndürölerek iŐaretin üzerine eklenmekte ve son ölekleme yapılmaktadır.Süzge elemanları seilirken sözkonusu en küçük frekans deęerinde dahi ok yüksek bir bastırma oranının saęlanması dikkate alınmıŐtır.Buna göre süzge transfer fonksiyonu (2.41) de görölün biimde olacaktır:

$$H(s) = \frac{-10^{-4}}{s^2 + 400s + 10^{-4}} \quad (2.41)$$

Çıkış genliğini devre parametrelerine ve giriş verisine bağlayan çıkış genliği ifadesi (2.42) de görülmektedir.

$$V_o = \frac{V_{ref}}{50} \frac{\text{veri}}{256} \quad (\text{volt}) \quad (2.42)$$

Şekil 3.17. de genliği programlamayı sağlayan devre şeması verilmiştir.